PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-052926

(43) Date of publication of application: 26.02.1999

(51)Int.CI.

G09G 3/36

G09G 3/20

(21)Application number : **09–210382**

(71)Applicant: OKI MICRO DESIGN MIYAZAKI:KK

OKI ELECTRIC IND CO LTD

(22)Date of filing:


05.08.1997

(72)Inventor: SATO HISATAKE

(54) DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a display device which is allowed to scroll display without processing of a central processing unit CPU. SOLUTION: Display data S20 read in parallel from RAM 20 is supplied to a shift section 30 and is loaded with a load signal LOAD to be shifted in the serial direction by a shift signal SCK. The shifted display data S30 is retained in a latch section 40 to be displayed on a liquid crystal display (LCD) 10. Next it is returned to the input data terminals DI1 to DIn and retained in the same address of this RAM 20 again. At the time of scanning the LCD 10 next in the Y direction, the display data shifted from RAM 20 is read out and accordingly scroll display is enabled not through the processing of the CPU 120.



LEGAL STATUS

[Date of request for examination]

20.04.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-52926

(43)公開日 平成11年(1999)2月26日


(51) Int.Cl. ⁸	識別記号	FI		
 G 0 9 G 3/36		G 0 9 G —3/36———		
3/20		3/20	U	

		審查請求	未請求 請求項の数4 OL (全 12 頁		
(21)出顧番号 特顧平9-210382 (71)出顧人		591049893			
			株式会社沖マイクロデザイン宮崎		
(22)出顧日	平成9年(1997)8月5日		宮崎県宮崎市大和町9番2号		
		(71)出願人	000000295		
			沖電気工業株式会社		
			東京都港区虎ノ門1丁目7番12号		
		(72)発明者	佐藤 久武		
			宮崎県宮崎市大和町9番2号 株式会社神		
			マイクロデザイン宮崎内		
		(74)代理人	弁理士 柿本 恭成		

(54) 【発明の名称】 表示装置

(57)【要約】

【課題】 中央処理装置(CPU)の処理を介さずにスクロール表示を行うことができる表示装置を提供する。 【解決手段】 RAM20から並列に読み出された表示データS20は、シフト部30に与えられ、ロード信号 LOADによってロードされた後、シフト信号SCKによって直列方向にシフトされる。シフトされた表示データS30は、ラッチ部40で保持されて液晶表示器(LCD)10に表示される。更にシフトされた表示データS30は、セレクタ60を介してRAM20の入力データ端子DI1~DInに戻されて、再度このRAM20の同一アドレスに保持される。 LCD10の次のY方向の走査時には、RAM20からシフトされた表示データが読み出されるので、CPU120の処理を介さずにスクロール表示が行われる。



本発明の第1の実施形態の表示装置

【特許請求の範囲】

【請求項1】 平行に配置された複数のX電極及び該X電極に直交して配置された複数のY電極を有し、該X電極に印加される表示用の駆動電圧及び該各Y電極に順次印加される走査用の駆動電圧に応じて、これらのX電極及びY電極の各交点における画素の表示が行われるドットマトリクス型の表示手段と、

書き込み信号に従って前記表示手段の画素に対応する表示データを記憶するとともに、順次与えられるアドレス信号に従って、該アドレス信号に対応する該表示データを前記複数のX電極に対する並列データ形式で出力する記憶手段と、

前記記憶手段から順次出力される並列データ形式の表示 データをシフト信号に従って直列方向にシフトし、該シ フトされた並列形式の表示データを前記記憶手段に再度 記憶させるための表示データ、並びに前記表示手段に表 示させるための表示信号として出力するシフト手段と、 前記シフト手段から出力される表示信号を保持信号に従って保持するとともに、該保持した表示信号を出力する 保持手段と、

前記保持手段の出力信号を前記表示手段のX電極に対する駆動電圧に変換して該X電極を駆動する第1の駆動手段と.

走査信号に基づいて前記表示手段の走査用の駆動電圧を 生成して前記Y電極を駆動する第2の駆動手段と、 前記アドレス信号、書き込み信号、シフト信号、及び保 持信号を順次生成して出力する表示制御手段とを、 備えたことを特徴とする表示装置。

【請求項2】 前記シフト手段は、第1から第N(但し、Nは2以上の整数)までの入力端子と、第1から第 30 Nまでの出力端子と、選択端子とを有し、該シフト端子に前記シフト信号が与えられていないときには、該第1から第Nまでの入力端子に与えられた信号を、それぞれ該第1から第Nまでの出力端子に出力し、該選択端子に該シフト信号が与えられたときには、該第I(但し、IはN未満の整数)から第Nまでの入力端子に与えられた信号を、それぞれ該第1から第N-I+1までの出力端子に出力する選択回路で構成したことを特徴とする請求項1記載の表示装置。

【請求項3】 平行に配置された複数のX電極及び該X 40 電極に直交して配置された複数のY電極を有し、該X電極に印加される表示用の駆動電圧及び該各Y電極に順次印加される走査用の駆動電圧に応じて、これらのX電極及びY電極の各交点における画素の表示が行われるドットマトリクス型の表示手段と、

書き込み信号に従って前記表示手段の画素に対応する表示データを記憶するとともに、順次与えられるアドレス信号に従って、該アドレス信号に対応する該表示データを前記複数のX電極に対する並列データ形式で出力する記憶手段と、

2

前記記憶手段から順次出力される並列データ形式の表示データをシフト信号に従って直列方向にシフトし、該シフトされた並列形式の表示データを前記表示手段に表示させるための表示信号として出力するシフト手段と、前記シフト手段から出力される表示信号を保持信号に従って保持するとともに、該保持した表示信号を出力する保持手段と、

前記保持手段の出力信号を前記表示手段のX電極に対する駆動電圧に変換して該X電極を駆動する第1の駆動手段と、

走査信号に基づいて前記表示手段の走査用の駆動電圧を 生成して前記Y電極を駆動する第2の駆動手段と、 前記アドレス信号、シフト信号、及び保持信号を順次生 成して出力する表示制御手段とを、

備えたことを特徴とする表示装置。

【請求項4】 前記記憶手段は、m(但し、mは2以上の整数) ワードの記憶領域に対応してそれぞれn+1 (但し、nは2以上の整数) 個のメモリセルを有し、第 1のアドレス信号が与えられたときには、該第1のアドレス信号で指定された該ワードのn+1個のメモリセルに格納された第1の表示データを並列に出力し、第2のアドレス信号及びnビットの第2の表示データが与えられたときには、該第2のアドレス信号で指定された該ワードの内の第2番目から第n+1番目までのn個のメモリセルに該第2の表示データを格納し、第3のアドレス信号及びmビットの第3の表示データが与えられたときには、該記憶領域の第1ワード目から第mワード目までの各ワードの第1番目のメモリセルに該第3の表示データを1ビットずつ格納する構成としたことを特徴とする請求項1、2または3記載の表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ドットマトリクス型の表示装置、特に表示内容を左右にずらしながら表示するスクロール表示技術に関するものである。

[0002]

【従来の技術】図2は、従来のドットマトリクス型の表示装置の構成図である。この表示装置は、液晶表示器 (以下、「LCD」という) 1と、このLCD1に対する表示データを格納するためのランダム・アクセス・メモリ (以下、「RAM」という) 2を有している。LCD1は、例えば120本のX電極1xと、これに直交する32本のY電極1yを持ち、これらの各交点に形成される横120ドット×縦32ドットの表示ドットによる画面表示を行うものである。RAM2は、LCD1上の横120ドット×縦32ドットの表示データを格納するための記憶装置である。RAM2の出力側には、ラッチ部3の入力側が接続されている。ラッチ部3は、RAM2から出力された120ドットのドットパターンを保持して出力するものであり、この出力側にはXドライバ4

の入力側が接続されている。Xドライバ4は、ドットパ ターンをLCD1のX電極1xに与えるための駆動電圧 に変換するものであり、この出力側がLCD1の各X電 極1xに接続されている。

【0003】表示装置は、更に、表示タイミングの基準 となるクロック信号CKが印加されるカウンタ5を有し ている。カウンタ5は、クロック信号CKをカウントす ることにより、LCD1の表示ライン(Y電極1y)を 指定するアドレス信号ADRaを生成するものであり、 この出力側がデコーダ6の入力側に接続されている。デ コーダ6は、アドレス信号ADRaをデコードすること により、LCD1の32本のY電極1yを上から下へ順 番に1本ずつ駆動するための走査信号を生成するもので ある。デコーダ6の出力は、Yドライバ7の入力側に接 続されている。 Yドライバ7は、走査信号をLCD1の Y電極1yに与えるための駆動電圧に変換するものであ り、この出力側がLCD1の各Y電極1yに接続されて いる。カウンタ5の出力側には、更にセレクタ8の入力 端子Aが接続され、このセレクタ8の入力端子Bには中 央処理装置(以下、「CPU」という) 9のアドレス端 子ADが接続されている。セレクタ8は、選択端子Sに 与えられる選択信号SELに基づいて入力端子A、Bの いずれか一方を選択して出力端子Xに出力するものであ り、この出力端子Xが、RAM2のアドレス端子ADに 接続されている。

【0004】CPU9は、LCD1に表示に対する表示 データをRAM2に格納するためのものであり、そのデ ータ端子D1~Dn及び書き込み制御端子Wが、RAM 2のデータ入力端子DI1~DIn及び書き込み制御端 子Wに、それぞれ接続されている。更に、CPU9の制 御端子Cはセレクタ8の選択端子Sに接続されている。 このような表示装置において、CPU9の制御端子Cか ら出力する選択信号SELによって、セレクタ8を入力 端子B側に切り替えるとともに、アドレス信号ADR b、データ信号D1~Dn、及び書き込み制御信号WE によって、RAM2の所定のアドレスに表示用のデータ を書き込む。書き込みが終了すると、CPU9は、セレ クタ8に対する選択信号SELによって入力端子A側に 切り替えるとともに、書き込み制御信号WEを不活性化 する。これにより、RAM2に格納された表示データ は、クロック信号CKに基づいて順次カウントアップさ れて与えられるカウンタ5からのアドレス信号ADRa に従って読み出され、LCD1の1行分に相当する12 0ドットのドットパターンがラッチ部3に保持される。 ラッチ部3に保持されたドットパターンは、Xドライバ 4によってLCD1のX電極1xに対応する駆動電圧に 変換され、それぞれのX電極1xに印加される。

【0005】一方、カウンタ5から出力されるアドレス 信号ADRaは、デコーダ6にも与えられており、LC D1のX電極1xに与えられたドットパターンに同期し 50 該X電極を駆動するものであり、第2の駆動手段は、走

て、このデコーダ6から対応するY電極1yに対する走 査信号が出力される。デコーダ6から出力された走査信 号は、Yドライバ7によってLCD1のY電極1yに対 応する駆動電圧に変換されて、該当するY電極1yに印 加される。このように、Yドライバ7によってLCD1 のY電極1yを上から下に順次走査するとともに、その 走査されたY電極1yに対応する各ドット位置のドット パターンがRAM2から読み出され、Xドライバ4を介 して各X電極1xに印加されて、グラフィック画面表示 が行われる。

[0006]

【発明が解決しようとする課題】しかしながら、従来の 表示装置では、次のような課題があった。例えば、LC D1に表示されている画面を、左から右へ順次ずらしな がら表示するスクロール表示を行う場合、スクロールに 応じてその都度CPU9からRAM2の全データを書き 替える必要があった。このため、CPU9によるスクロ ール処理の負担が大きくなり、スクロール表示動作中に 他の処理ができなくなってしまったり、またCPU9の 書き込み処理速度が遅い場合には、スクロール表示が不 自然になるという課題があった。本発明は、前記従来技 術が持っていた課題を解決し、CPU9の処理を介さず にスクロール表示を行うことができる表示装置を提供す るものである。

[0007]

【課題を解決するための手段】前記課題を解決するた め、本発明の内の第1の発明は、表示装置において、平 行に配置された複数のX電極及び該X電極に直交して配 置された複数のY電極を有し、該X電極に印加される表 示用の駆動電圧及び該各Y電極に順次印加される走査用 の駆動電圧に応じて、これらのX電極及びY電極の各交 点における画素の表示が行われるドットマトリクス型の 表示手段と、次のような記憶手段、シフト手段、保持手 段、第1及び第2の駆動手段、及び表示制御手段を備え ている。記憶手段は、書き込み信号に従って前記表示手 段の画素に対応する表示データを記憶するとともに、順 次与えられるアドレス信号に従って、該アドレス信号に 対応する該表示データを前記複数のX電極に対する並列 データ形式で出力するものである。シフト手段は、前記 記憶手段から順次出力される並列データ形式の表示デー タをシフト信号に従って直列方向にシフトし、該シフト された並列形式の表示データを前記記憶手段に再度記憶 させるための表示データ、並びに前記表示手段に表示さ せるための表示信号として出力するものである。保持手 段は、前記シフト手段から出力される表示信号を保持信 号に従って保持するとともに、該保持した表示信号を出 力するものである。

【0008】第1の駆動手段は、前記保持手段の出力信 号を前記表示手段のX電極に対する駆動電圧に変換して

査信号に基づいて前記表示手段の走査用の駆動電圧を生 成して前記Y電極を駆動するものである。そして、表示 制御手段は、前記アドレス信号、書き込み信号、シフト 信号、及び保持信号を順次生成して出力するものであ る。第2の発明は、第1の発明の表示装置におけるシフ ト手段を、第1から第N(但し、Nは2以上の整数)ま での入力端子と、第1から第Nまでの出力端子と、選択 端子とを有し、該シフト端子に前記シフト信号が与えら れていないときには、該第1から第Nまでの入力端子に 与えられた信号を、それぞれ該第1から第Nまでの出力 端子に出力し、該選択端子に該シフト信号が与えられた ときには、該第I(但し、IはN未満の整数)から第N までの入力端子に与えられた信号を、それぞれ該第1か ら第N-I+1までの出力端子に出力する選択回路で構 成している。

【0009】第3の発明は、表示装置において、第1の 発明と同様の表示手段と、書き込み信号に従って前記表 示手段の画素に対応する表示データを記憶するととも に、順次与えられるアドレス信号に従って、該アドレス 信号に対応する該表示データを前記複数のX電極に対す る並列データ形式で出力する記憶手段と、前記記憶手段 から順次出力される並列データ形式の表示データをシフ ト信号に従って直列方向にシフトし、該シフトされた並 列形式の表示データを前記表示手段に表示させるための 表示信号として出力するシフト手段と、第1の発明と同 様の保持手段、並びに第1及び第2の駆動手段と、前記 アドレス信号、シフト信号、及び保持信号を順次生成し て出力する表示制御手段とを備えている。第4の発明 は、第1から第3の発明の表示装置における記憶手段 を、m(但し、mは2以上の整数)ワードの記憶領域に 対応してそれぞれ n+1 (但し、nは2以上の整数) 個 のメモリセルを有し、第1のアドレス信号が与えられた ときには、該第1のアドレス信号で指定された該ワード のn+1個のメモリセルに格納された第1の表示データ を並列に出力するように構成している。また、第2のア ドレス信号及びnビットの第2の表示データが与えられ たときには、該第2のアドレス信号で指定された該ワー ドの内の第2番目から第n+1番目までのn個のメモリ セルに該第2の表示データを格納し、第3のアドレス信 号及びmビットの第3の表示データが与えられたときに 40 は、該記憶領域の第1ワード目から第mワード目までの 各ワードの第1番目のメモリセルに該第3の表示データ を1ビットずつ格納する構成としている。

【0010】第1及び第2の発明によれば、以上のよう に表示装置を構成したので、次のような作用が行われ る。例えば、CPU等から表示データが記憶手段に書き 込まれると、この表示データはアドレス信号に応じて記 憶手段から並列データ形式で出力され、シフト手段に与 えられる。シフト手段に与えられた並列データは直列方 向にシフトされ、再度記憶手段に記憶させるための表示 50 縦32ドットの表示データを格納するための随時読み書

データとして出力される。このシフトされた表示データ は、同時に保持手段にも与えられて保持され、第1の駆 動手段によって駆動電圧に変換されて、表示手段のX電 極に与えられる。表示制御手段において、記憶手段、シ フト手段、及び保持手段に対する各種の制御信号が順次 生成され与えられるので、表示手段のX電極に沿って順 次シフトする表示が行われる。第3の発明によれば、次 のような作用が行われる。記憶手段に記憶された表示デ ータはアドレス信号に応じて並列データ形式で出力さ れ、シフト手段に与えられる。シフト手段に与えられた 並列データは、与えられるシフト信号に応じて直列方向 にシフトされ、表示信号として出力される。表示信号は 保持手段によって保持され、第1の駆動手段によって駆 動電圧に変換されて、表示手段のX電極に与えられる。 表示制御手段において、記憶手段、シフト手段、及び保 持手段に対する各種の制御信号が順次生成されて与えら れるので、表示手段のX電極に沿って順次シフトする表 示が行われる。

【0011】第4の発明によれば、次のような作用が行 われる。例えば、表示制御手段から第1のアドレスが与 えられると、その第1のアドレスで指定されたワードに 格納されたn+1ビットの表示データが第1の表示デー タとして出力される。この第1の表示データはシフト手 段によってシフトされ、第2の表示データとして第2の アドレス信号とともに記憶手段に与えられる。そして、 第2のアドレス信号で指定されたワードの第2から第n +1ビットのメモリセルに格納される。 CPU等から記 憶手段に第3のアドレス信号とmビットの表示データと が与えられると、このmビットの表示データは各ワード の第1番目のメモリセルに1ビットずつ格納される。シ フト手段によりシフトされた第1の表示データは、保持 手段により保持され、第1の駆動手段によって駆動電圧 に変換されて、表示手段のX電極にあたあえられる。表 示制御手段において、記憶手段、シフト手段、及び保持 手段に対する各種の制御信号が順次生成されて与えられ るので、表示手段のX電極に沿って順次シフトする表示 が行われる。

[0012]

【発明の実施の形態】

第1の実施形態

図1は、本発明の第1の実施形態を示す表示装置の構成 図である。この表示装置は、ドットマトリクス型の表示 手段(例えば、LCD) 10と、このLCD10に対す る表示データを格納するための記憶手段(例えば、RA M) 20を有している。LCD10は、例えば、120 本のX電極11と、これに直交する32本のY電極12 を持ち、これらの各交点に形成される横120ドット× 縦32ドットの表示ドットによる画面表示を行うもので ある。RAM20は、LCD10上の横120ドット×

き可能な記憶装置である。RAM20のデータ出力端子 DO1~DOnには、シフト手段(例えば、シフト部) 30のデータ入力端子DI1~DInがそれぞれ接続さ れている。シフト部30は、ロード端子しにロード信号 LOADが与えられたときに、データ入力端子DI1~ DInに与えられているデータを並列に取り込み、シフ ト端子SCに与えられたシフト信号SCKに従って、そ の取り込んだデータを順次直列方向にシフトする機能を 有している。そして、取り込まれてシフトされたデータ は、データ出力端子DO1~DOnから並列に出力され るようになっている。

【0013】シフト部30のデータ出力端子DO1~D Onには、保持手段(例えば、ラッチ部) 40の入力側 が接続されている。ラッチ部40は、シフト部30から 出力された n (ここでは、 n = 120) ビットのドット パターンを、ラッチ信号LATに従って保持して出力す るのもであり、この出力側には第1の駆動手段(例え ば、Xドライバ)50の入力側が接続されている。Xド ライバ50は、ドットパターンをLCD10のX電極1 1に与えるための駆動電圧に変換するものであり、この 20 出力側がLCD10の各X電極11に接続されている。 シフト部30のデータ出力端子DO1~DOnは、また セレクタ60の入力端子Aに接続されている。セレクタ 60は、入力端子Aの他に入力端子Bを有し、選択端子 Sに与えられる選択信号SELに従って、入力端子A, Bのいずれか一方の入力信号を出力端子Xに出力するも のである。セレクタ60の出力端子Xは、RAM20の データ入力端子DI1~DInに接続されている。この 表示装置は、更に、表示用の各種のタイミング信号を生 成する表示制御手段(例えば、表示制御部)70を有し ている。この表示制御部70では、LCD10の表示ラ イン (Y電極12) を指定するためのアドレス信号AD R1、RAM20のデータをシフト部30へ取り込むた めのロード信号LOAD、シフト部30へ取り込んだデ ータをシフトするためのシフト信号SCK、シフト部3 0から出力されるデータをラッチ部40に取り込むため のラッチ信号LAT、及びシフト部30によってシフト されて出力されたドットパターンを再度RAM20に格 納するための書き込み信号WE1を生成する機能を有し ている。

【0014】表示制御部70から出力されるロード信号 LOAD、シフト信号SCKは、それぞれシフト部30 のロード端子L、シフト端子SCに与えられ、ラッチ信 号LATはラッチ部40に与えられている。表示制御部 70から出力されるアドレス信号ADR1は、デコーダ 80に与えられている。デコーダ80は、アドレス信号 ADR1をデコードすることにより、LCD10の32 本のY電極12を上から下へ順番に1本ずつ駆動するた めの走査信号を生成するものであり、この出力側が第2 の駆動手段(例えば、Yドライバ)90の入力側に接続 50 20は、選択信号SELによってセレクタ60, 10

されている。Yドライバ90は、走査信号をLCD10 のY電極12に与えるための駆動電圧に変換するもので あり、この出力側にLCD10の各Y電極12が接続さ れている。表示制御部70のアドレス信号ADR1は、 更にセレクタ100の入力端子Aに与えられ、書き込み 信号WE1はセレクタ110の入力端子Aに与えられて いる。セレクタ100、110は、セレクタ60と同様 の機能を有しており、それらの出力端子Xは、それぞれ RAM20のアドレス端子AD、及び書き込み制御端子 Wに接続されている。

【0015】また、この表示装置は、LCD10に表示 するためのデータを生成してRAM20に書き込むため のCPU120を有しており、このCPU120のデー タ端子D1~1nがセレクタ60の入力端子Bに、アド レス端子ADがセレクタ100の入力端子Bに、書き込 み制御端子Wがセレクタ110の入力端子Bに、それぞ れ接続されている。更に、CPU120の制御端子Cに は、セレクタ60,100,110の選択端子Sが共通 接続されており、このCPU120からRAM20へデ ータを書き込むときに、選択信号SELによって各セレ クタの60,100,110の入力端子B側が選択され るようになっている。図3は、図1中のシフト部30の 一例を示す構成図である。このシフト部30は、n個の セレクタ311~31nを有しており、これらのセレク $931_1 \sim 31_n$ の入力端子Aに、データ入力端子DI 1~DInがそれぞれ接続されている。セレクタ31₁ ~31_nの出力端子Xは、遅延型のフリップフロップ (以下、「FF」という) 32₁~32_nの入力端子D に、それぞれ接続されている。 $FF32_1 \sim 32_{n-1}$ の 出力端子Qは、それぞれセレクタ312~31nの入力 端子Bに接続されるとともに、データ出力端子DO1~ DOn-1 に接続されている。また、セレクタ311の入 力端子Bは、例えば接地電位GNDに接続され、FF3 2 n の出力端子Qがデータ出力端子DOnに接続されて いる。更に、各セレクタ31 $_1$ ~31 $_n$ の選択端子S は、ロード端子しに共通接続され、各FF321~32 nのクロック端子Cは、シフト端子SCに共通接続され ている。

【0016】図4は、図1の表示装置の動作シーケンス を示すタイムチャートである。以下、図3及び図4を参 照しつつ、図1の表示装置の動作を説明する。まず、C PU120からRAM20に、LCD10に対する表示 データを書き込む場合、このCPU120の制御端子C から出力される選択信号SELによって、セレクタ6 0, 100, 110は、それぞれ入力端子B側に切り替 えられる。そして、CPU120からアドレス信号AD R2、データ信号D1~Dn、及び書き込み制御信号W E2が出力され、RAM20の所定のアドレスに表示デ ータが書き込まれる。書き込みが終了すると、CPU1

q

0, 110を入力端子A側に切り替える。これによって、CPU120は、RAM20から切り離される。次に、図4の時刻 t 1において、表示制御部70のアドレス信号ADR1が、例えば、0番地に変化すると、これに伴って、RAM20の0番地に格納された表示データDT0(例えば、"1111・・・11")が読み出され、信号S20としてシフト部30のデータ入力端子DI1~DInに、並列に与えられる。時刻 t 2において、ロード信号LOADが立ち上がると、シフト部30内の各セレクタ31 $_1$ ~31 $_n$ では入力端子A側が選択されて、データ入力端子DI1~DInに入力されたデータDT0がそれぞれのFF32 $_1$ ~32 $_n$ の入力側に与えられる。

【0017】時刻t3において、シフト信号SCKが立 ち上がると、各FF321~32nの入力側に与えられ た表示データDTOは、これらのFF321~32nに 取り込まれ、各FF32 $_1$ ~32 $_n$ の出力側に出力され る。時刻 t 4 において、ロード信号LOADが立ち下が ると、各セレクタ31 $_1$ ~31 $_n$ では入力端子B側が選 択されて、前段のFF32 $_1$ ~32 $_{n-1}$ の出力信号が後 20 段の $FF32_2 \sim 32_n$ の入力側に与えられる。また、 FF321の入力側には、セレクタ311の入力端子B に与えられた固定値(例えば、"0")が与えられる。 時刻t5において、シフト信号SCKが立ち上がると、 各FF321~32nの入力側に与えられていた表示デ ータがこれらの $FF32_1 \sim 32_n$ に取り込まれて、F $F32_1 \sim 32_n$ の出力側に出力される。即ち、これに よって、RAM20からシフト部30に与えられた表示 データDTOは、1ビットだけシフトされる。これによ って、シフト部30の出力信号S30は、表示データD TO₁ (= "0111・・・11") となる。

【0018】更に、時刻 t 6において、シフト信号SC Kが立ち上がると、各FF32 $_1$ ~32 $_n$ の入力側に与 えられていたデータがこれらのFF321~32nに取 り込まれて、FF32 $_1$ ~32 $_n$ の出力側に出力され る。即ち、これによって、RAM20からシフト部30 に与えられたデータDTOは、2ビットだけシフトされ る。そして、2ビットシフトされた表示データDTO2 (= "0011・・・・11")が、シフト部30のデ ータ出力端子DO1~DOnからの出力信号S30とし て出力される。時刻 t 7において、ラッチ信号LATと 書き込み制御信号WE1が立ち上がる。この時、シフト 部30から出力される表示データDT02は、セレクタ 60を介してRAM20のデータ入力端子DI1~DI nに与えられているので、書き込み制御端子WE1の立 ち上がりにより、このRAM20の0番地の内容は、表 示データDTO2に書き替えられる。また、ラッチ信号 LATの立ち上がりにより、シフト部30から出力され る表示データDT02が、1行分の120ドットのドッ トパターンとしてラッチ部40に保持される。ラッチ部 60 10

40に保持されたドットパターンは、Xドライバ50に よって、LCD10のX電極11に対応する駆動電圧に 変換され、それぞれのX電極11に印加される。

【0019】一方、表示制御部70から出力されるアド レス信号ADR1は、デコーダ80に与えられ、LCD 10のX電極11に与えられたドットパターンに同期し て、このデコーダ80から対応するY電極12に対する 走査信号が出力される。デコーダ80から出力された走 査信号は、Yドライバ90によってLCD10のY電極 12に対応する駆動電圧に変換され、該当するY電極1 2に印加される。 0番地の処理が終了すると、時刻 t 8 において、アドレス信号ADR1が1番地に変更され、 同様の処理が行われる。このように、アドレス信号をA DR1を順次変更して、Yドライバ90によって、LC D10のY電極12を上から下に順次走査するととも に、その走査されたY電極12に対応する各ドット位置 のドットパターンがRAM20から読み出され、シフト 部30で例えば2ビット右にシフトされて、ラッチ部4 0で保持される。シフトされ、ラッチ部40に保持され たドットパターンは、Xドライバ50を介して各X電極 11に印加されて、グラフィック画面表示が行われる。 また、シフトされたドットパターンは、次の表示タイミ ングに備えて、RAM20に保持される。以上のよう に、第1の実施形態では、RAM20から読み出された データをシフトするシフト部30と、シフトされたデー タを再びRAM20に格納するための制御を行う表示制 御部70とを有している。これにより、CPU120に よってRAM20のデータを書き替えることなく、表示 画面を右方向に順次ずらして表示することが可能にな り、CPU120の負荷を軽減し、かつ滑らかなスクロ

ール表示を行うことができる。

【0020】第2の実施形態

図5は、本発明の第2の実施形態を示す表示装置の構成 図であり、図1中の要素と共通の要素には共通の符号が 付されている。この実施形態の表示装置では、第1の実 施形態の図1の表示装置のシフト部30に代えてこれと 構成の異なるシフト部30Aを、表示制御部70に代え てこれと若干機能が異なる表示制御部70Aを、それぞ れ設けている。その他の構成は図1と同様である。シフ ト部30Aは、データ入力端子DI1~DIn、データ 出力端子DO1~DOn、及びシフト端子SFを有して おり、シフト端子SFに与えられるシフト信号SFT が、例えば論理値"O"のときには、データ入力端子D I 1~DInに与えられた信号を、それぞれデータ出力 端子DO1~DOnに出力するものである。一方、シフ ト信号SFTが論理値"1"のとき、シフト部30A は、データ入力端子DI1~DIn-1 に与えられた信号 を1ビットずらして、それぞれデータ出力端子DO2~ DOnに出力する機能を有している。表示制御部70A は、図1の表示制御部70と同様の、LCD10の表示

ライン (Y電極12) を指定するためのアドレス信号A DR1、シフト部30Aから出力される表示データをラ ッチ部40に取り込むためのラッチ信号LAT、及びシ フト部30Aによってシフトされて出力されるデータを 再度RAM20に記憶させるための書き込み信号WE1 を生成するとともに、シフト部30Aに対するシフト信 号SFTを生成して出力する機能を有している。

【0021】図6は、図5中のシフト部30Aの一例を 示す構成図である。このシフト部30Aは、n個のセレ クタ33₁~33_nを有している。セレクタ33₁の入 力端子Aは、例えば接地電位GNDに接続され、入力端 子Bはデータ入力端子DI1に接続されている。また、 セレクタ33i(但し、i=2~n)の入力端子Aは、 データ入力端子D I i-1 に接続され、入力端子Bが、デ ータ入力端子D I i が接続されている。セレクタ331 ~33nの出力端子Xは、それぞれデータ出力端子DO 1~DOnに接続され、これらのセレクタ331~33 nの選択端子Sが、シフト端子SFに共通接続されてい る。

【0022】このような表示装置において、CPU12 0からRAM20への表示データの書き込み、及びラッ チ部40で保持されたドットパターンのCLD10への 表示動作は、図1の表示装置における動作と同様であ る。一方、RAM20から出力された表示データは、最 初、シフト信号SFTが"0"にされることによりシフ ト部30Aを通してそのままラッチ部40に与えられて 保持される。その後、シフト信号SFTが"1"にされ ることによって、RAM20から読み出された表示デー タは、1ビットずつずらされてシフト部30Aのデータ 出力端子DO1~DOnに出力される。そして、シフト 30 部30Aによってシフトされた表示データは、RAM2 0のデータ入力端子DI1~DInに与えられ、このR AM20の同一番地に書き込まれる。従って、第1の実 施形態と同様にCPU120によってRAM20のデー タを書き替えることなく、表示画面を右方向に順次ずら して表示することが可能になり、CPU120の負荷を 軽減し、かつ滑らかなスクロール表示を行うことができ る。

【0023】第3の実施形態

図7は、本発明の第3の実施形態を示す表示装置の構成 図であり、図1中の要素と共通の要素には共通の符号が 付されている。この実施形態の表示装置では、第1の実 施形態の図1の表示装置におけるセレクタ60,110 を削除し、RAM20のデータ入力端子DI1~DIn にCPU120のデータ端子D1~Dnを、RAM20 の書き込み制御端子WにCPU120の書き込み制御端 子Wを、それぞれ接続している。更に、表示制御部70 に代えて、これと機能が若干異なる表示制御部70Bを 設けている。その他の構成は図1と同様である。このよ

表示データの書き込み動作と、ラッチ部40で保持され たドットパターンのLCD10への表示動作は、図1の 表示装置における動作と同様である。一方、シフト部3 0におけるシフト動作とシフトされた表示データの処理 が、図1の表示装置における動作と異なっている。

【0024】図8は、図7の動作シーケンスを示すタイ ムチャートである。以下、図8を参照しつつ、図7の表 示装置におけるシフト動作を説明する。まず、図8の時 刻 t 11において、表示制御部70 Bからアドレス信号 ADR1として0番地が出力される。これにより、RA M20の0番地に格納されたnビットの表示データDT 0 (例えば、"1111・・・11") が読み出され て、信号S20としてシフト部30のデータ入力端子D I1~DInに、並列に与えられる。時刻t12におい て、ロード信号LOADが立ち上がると、シフト部30 内の各セレクタ311~31nでは入力端子A側が選択 されて、データ入力端子DI1~DInに入力されたn ビットの表示データDTOが、それぞれのFF321~ 32_n の入力側に与えられる。時刻 t 13 において、シ フト信号SCKが立ち上がると、各FF321~32n の入力側に与えられた表示データDT0は、これらのF $F32_1 \sim 32_n$ に取り込まれ、各FF32₁ ~ 32_n の出力側に出力される。時刻 t 1 4 において、ロード信 号LOADが立ち下がると、各セレクタ311~31n では入力端子B側が選択されて、前段のFF321~3 2n-1 の出力信号が後段のFF322~32nの入力側 に与えられる。また、セレクタ311の入力端子Bに与 えられた固定値(例えば、"O")が、FF32₁の入 力側に与えられる。

【0025】時刻 t 15 a において、シフト信号SCK が立ち上がると、各FF32 $_1$ ~32 $_n$ の入力側に与え られていた表示データが、これらのFF321~32n に取り込まれ、 $FF32_1 \sim 32_n$ から出力される。こ れによって、RAM20からシフト部30に与えられた 表示データDTOは、1ビットだけシフトされ、このシ フト部30の出力信号S30は、表示データDT0 1 (= "0111・・・・11") となる。更に、時刻 t 15b, t 15c, …, t 15i におけるシフト信号 SCKの立ち上がり毎に、各FF321~32nに与え られていた表示データが、これらのFF321~32n に取り込まれ、 $FF32_1 \sim 32_n$ から出力される。即 ち、時刻 t 1 5 a から i (但し、 i は自然数) 回の連続 するシフト信号SCKの立ち上がりによって、RAM2 0からシフト部30に与えられた表示データDT0は、 iビットだけ右にシフトされ、信号S30としてラッチ 部40に与えられる。そして、時刻t16において、ラ ッチ信号LATが立ち上がると、シフト部30から出力 される信号S30は、1行分の120ドットのドットパ ターンとしてラッチ部40に保持される。ラッチ部40 うな表示装置におけるCPU120からRAM20への 50 に保持されたドットパターンは、Xドライバ50によっ

1.3

て、LCD10のX電極11に対応する駆動電圧に変換され、それぞれのX電極11に印加される。

【0026】一方、表示制御部70Bから出力されるア ドレス信号ADR1は、デコーダ80に与えられ、この デコーダ80から、LCD10のX電極11に与えられ たドットパターンに同期した走査信号が出力される。デ コーダ80から出力された走査信号は、Yドライバ90 によってLCD10のY電極12に対応する駆動電圧に 変換され、該当するY電極12に印加される。O番地の 処理が終了すると、時刻 t 17において、アドレス信号 ADR1が1番地に変更され、同様の処理が行われる。 このように、アドレス信号ADR1を順次変更すること によって、LCD10のY電極12が上から下に順次走 査され、その走査されたY電極12に対応する各ドット 位置のドットパターンがRAM20から読み出される。 読み出されたドットパターンは、シフト部30でiビッ トだけ右にシフトされて、ラッチ部40で保持される。 シフトされラッチ部40に保持されたドットパターン は、更にXドライバ50を介して各X電極11に印加さ れて、グラフィック画面表示が行われる。

【0027】次に、アドレス信号が再び0番地に戻ったときには、今度は、シフト部30におけるシフト数がi+1ビットに変更され、LCD10上に、前回よりも右側に1ビットだけずれた画面表示が行われる。このように、各画面の走査毎に、シフト部30におけるシフト数を順次増加させることによって、左から右へ順次移動するように表示されるスクロール表示が可能になる。以上のように、第3の実施形態では、RAM20から読み出されたデータをシフト信号SCKに基づいてシフトするシフト部30と、画面毎にシフト数を変更する表示制御30部70Bを有している。これにより、CPU120によってRAM20のデータを書き替えることなく、表示画面を右方向に順次ずらして表示することが可能になり、CPU120の負荷を軽減し、かつ滑らかなスクロール表示を行うことができる。

【0028】第4の実施形態

図9は、本発明の第4の実施形態を示す表示装置の構成図であり、図1中の要素と共通の要素には共通の符号が付されている。この実施形態の表示装置では、第1の実施形態の図1の表示装置における一般的なRAM20に付えて、これと構成の異なるRAM20Aを設けている。更に、シフト部30に代えて、1ビットだけ入力ビット数を増加させて、n+1ビットのデータ入力端子DIO~DInを有するシフト部30Bを設けている。またCPU120Aを設けている。一方、これらのRAM20A及びシフト部30Bを設けたことに伴って、セレクタ100、110を削除している。RAM20Aは、複数のアドレス信号によって、同時に独立して読み書きのアクセスが可能なマルチポートRAMであり、アドレス50

14

信号ADR1が与えられる第1のアドレス端子AD1、及びアドレス信号ADR2が与えられる第2のアドレス端子AD2を有している。また、アドレス信号ADR1, ADR2で指定されたアドレスに格納されたデータを出力するn+1ビットのデータ出力端子DO0~DOn、及びこれらのアドレス信号ADR1, ADR2で指定されたアドレスに格納するデータを入力するnビットのデータ入力端子DI1~DInを有している。更にRAM20Aは、データ出力端子DO0に対応するデータを書き込むための記憶領域、この記憶領域を指定するためのアドレス端子AD0、及びこの記憶領域に格納するデータを入力するためのデータ入力端子DI01~DI0mを有している。

【0029】RAM20Aのアドレス端子AD1には、 表示制御部70からのアドレス信号ADR1が与えら れ、また、アドレス端子AD2にはCPU120Aから のアドレス信号ADR2が与えられている。RAM20 Aのデータ入力端子DIO1~DIOmは、CPU12 OAのデータ端子D1~Dnの内のmビットのデータ端 20 子D1~Dmに接続されている。そして、CPU120 Aの制御端子C1はRAM20Aのアドレス端子AD0 に、制御端子C2はセレクタ60の選択端子Sに、それ ぞれ接続されている。その他の構成は図1と同様であ る。図10は、図9中のRAM20Aの一例を示す概略 の構成図である。このRAM20Aは、平行に配置され たm本のワード線WAi (但し、i=1~m)と、これ らのワード線WAiに直交するように配置されたn+1 組のビット線対BAj, BAj/(但し、j=0~n、 また、「/」は反転を意味する)を有している。各ワー ド線WAiとビット線対BAj, BAj/との交叉箇所 には、メモリセル21i,jが設けられている。各メモリ セル21i,iは、同一の構成となっており、メモリセル 21_{i,i}は、FF22を構成する2つのインバータ22 a, 22b、このFF22とビット線対BAj, BAj /との接続を制御するためのMOSトランジスタ(以 下、単に「MOS」という) 23a, 23b、及びFF 22とビット線対BBk, BBk/(但し、k=1~ n)、及びビット線対BCi, BCi/との接続を制御 するためのMOS24a, 24bを有している。

【0030】メモリセル $21_{i,j}$ 内のMOS23a,23bのゲートは、ワード線WAiに共通接続されている。また、メモリセル $21_{i,0}$ 内のMOS24a,24bのゲートはワード線WCに共通接続され、メモリセル $21_{i,k}$ 内のMOS24a,24bのゲートが、ワード線WBiに共通接続されている。ビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj,BAj/には、このビット線対BAj0.

れることになる。

15

されている。センスアンプ25jのデータ入出力側は、RAM20Aのデータ出力端子DOO \sim DOnに接続されている。また、ビット線対BBk,BBk/には、このビット線対BBk,BBk/に共通接続されたメモリセル $21_{i,k}$ の内の、ワード線WBiで選択されたメモリセル21に対するセンスアンプ26kが接続されている。このセンスアンプ26kのデータ入出力側は、RAM20Aのデータ入力端子DI1 \sim DInに接続されている。

【0031】更に、各センスアンプ21; 0 内のMOS 24a, 24bは、それぞれビット線対BCi, BCi /を介してセンスアンプ27iに接続されている。そし て、このセンスアンプ27iのデータ入出力側が、RA M20Aのデータ入力端子DI01~DI0mに接続さ れている。ワード線WAiは、図示しないアドレスデコ ーダの出力側に接続されており、RAM20Aのアドレ ス端子AD1に与えられるアドレス信号ARD1によっ て指定された1本のワード線WAが活性化されるように なっている。同様に、ワード線WBiは、図示しないア ドレスデコーダの出力側に接続されており、RAM20 Aのアドレス端子AD2に与えられるアドレス信号AR D2によって指定された1本のワード線WBが活性化さ れるようになっている。このような表示装置において、 RAM20Aに格納された表示データが読み出され、シ フト部30Bでシフト信号SCKに従ってシフトされ て、ドットパターンがLCD10に表示される表示処理 は、図1の表示装置における動作とほぼ同様である。一 方、CPU120AからRAM20Aへの表示データの 書き込み処理が、図1の動作と異なっている。まず、C PU120AからRAM20Aに対して、LCD10の 表示データを書き込む場合、このCPU120Aの制御 端子C2から出力される選択信号SELによって、セレ クタ60が入力端子B側に切り替えられる。そして、C PU120Aからアドレス信号ADR2、及びデータ信 号D1~Dnが出力され、RAM20Aのメモリセル2 $1_{i,k}$ に順次表示データが格納される。

【0032】次に、CPU120Aの制御端子C1からRAM20Aにアドレス信号AD0が出力され、データ端子D1~Dmに表示データが出力される。これによって、RAM20A内のメモリセル211,0~21m,0に、表示データが格納される。RAM20Aに格納された表示データは、表示制御部70から与えられるアドレス信号ADR1に従って読み出され、n+1ビットの並列データとしてシフト部30Bに与えられる。シフト部30Bに与えられた並列データの最初のnビットは、ラッチ部40に出力されて保持される。また、シフト部30Bに与えられた並列データは、1ビットだけシフトされて信号S30としてセレクタ60を介してRAM20Aのデータ入力端子DInに与えられる。これにより RAM20Aのメモ

リセル $2\,1_{\,\mathrm{i}\,,\,1}\sim2\,1_{\,\mathrm{i}\,,\,\mathrm{n}}$ に格納されていた表示データは、ラッチ部 $4\,0$ に保持されてLCD $1\,0$ に表示され、メモリセル $2\,1_{\,\mathrm{i}\,,\,0}\sim2\,1_{\,\mathrm{i}\,,\,\mathrm{n}}$ に格納されていた表示データが、メモリセル $2\,1_{\,\mathrm{i}\,,\,1}\sim2\,1_{\,\mathrm{i}\,,\,\mathrm{n}}$ に再び格納さ

16

【0033】この様にして、1画面分の表示データが読 み出されてシフトされた後、メモリセル211.0~21 m,0 に対する新たな表示データが、CPU120Aから 格納される。これによって、次の1画面の左端には、新 たに格納された表示データが表示されることになり、こ の繰り返しによって次々に表示内容が更新されるスクロ ール表示が行われる。以上のように、第4の実施形態で は、RAM20AにマルチポートRAMを使用し、スク ロールによって新たに表示させる画面の表示データを画 面左端の1列に対応するメモリセル21_{1.0} ~21_{m.0} に順次書き込むようにしている。これにより、CPU1 20 AによってR AM 20 Aの1列分のデータを1画面 の表示毎に1回書き替えるだけで、表示画面を右方向に 順次ずらしながら、新たな表示データを追加して表示す ることが可能になり、CPU120Aの負荷を軽減し、 かつ滑らかなスクロール表示を行うことができる。な お、本発明は、上記実施形態に限定されず、種々の変形 が可能である。この変形例としては、例えば、次の (a)~(e)のようなものがある。

【0034】(a) すべて表示画面を左から右へずらして表示するスクロール表示について説明したが、右から左へスクロールすることも可能である。また、シフト部30,30A,30Bに代えて、左右両方向にシフト可能なシフトレジスタを使用することにより、左右両方向のスクロールを行うこともできる。

- (b) 図3に例示したシフト部30では、シフトの度に最左端のデータが"0"に置き換えられるようになっているが、最右端のデータを最左端に戻すようにすることにより、ローテーション形のスクロール表示を行うことも可能である。
- (c) 図1、図5、及び図7の表示装置では、通常のRAM20を用いているが、同時に2つの異なるアドレスに対してアクセス可能なマルチポートRAMを使用しても良い。これにより、回路構成を簡略化し、かつCPU120からの書き込みと、表示制御部70,70A,70Bからの読み出しの競合を回避することができる。
- (d) RAM20、シフト部30、ラッチ部40、及びLCD10のX電極11のビット数はすべて同一数(nビット)となっているが、RAM20及びシフト部30のビット数をラッチ部40及びLCD10のビット数よりも多くしても良い。この様にして、RAM20側に新たなデータを書き込むことにより、シフトされた表示の後に新しい表示を行うことができる。
- タ 6 0 を介してRAM 2 0 Aのデータ入力端子D I 1 ~ (e) 図 6 のシフト部 3 0 Aでは、セレクタ 3 3 i の D I n に与えられる。これにより、RAM 2 0 Aのメモ 50 入力端子A、B にそれぞれ隣接する入力データ端子D I

17

i-1, DIi が接続されているが、離れた入力データ端子DI、例えば、入力データ端子DIi-1-a, DIi (但し、a は整数)をそれぞれ接続しても良い。これにより、複数(即ち、a+1)ビット単位にシフトするスクロール表示を行うことができる。

[0035]

【発明の効果】以上詳細に説明したように、第1の発明 によれば、記憶手段から出力される並列形式の表示デー タをシフトして表示手段に表示させるとともに、そのシ フトした表示データを、再度記憶手段に表示データとし て記憶させるシフト手段を設けている。これにより、C PU等から新たにシフトした表示データを記憶手段に格 納する必要が無くなり、CPU等の負荷を軽減するとと もに、スムーズなスクロール表示を行うことが可能にな る。第2の発明によれば、シフト手段を選択回路で構成 しているので、第1の発明の効果に加えて、回路構成が 簡素化できるという効果がある。第3の発明によれば、 記憶手段から出力される並列形式の表示データを、表示 画面の走査毎に異なるビット数だけシフトして表示手段 に表示させるシフト手段を設けている。これにより、第 1及び第2の発明に比べて表示毎のシフト動作の回数は 多くなるが、記憶手段に再格納をする必要がなくなるの で、第1及び第2の発明の効果に加えて、更に回路構成 を簡素化することができるという効果がある。第4の発 明によれば、シフトされた記憶領域に対して新たな表示 データを追加して書き込むことができるように構成され た記憶手段を設けている。これにより、第1の発明の効 果に加えて、CPU等から新たに表示データを追加する だけで順次スクロール表示を行うことができるという効 果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示す表示装置の構成

図である。

【図2】従来の表示装置の構成図である。

【図3】図1中のシフト部30の一例を示す構成図であ 5。

18

【図4】図1の動作シーケンスを示すタイムチャートで あろ

【図5】本発明の第2の実施形態を示す表示装置の構成 図である。

【図6】図5中のシフト部30Aの一例を示す構成図である。

【図7】本発明の第3の実施形態を示す表示装置の構成 図である。

【図8】図7の動作シーケンスを示すタイムチャートである。


【図9】本発明の第4の実施形態を示す表示装置の構成 図である。

【図10】図9中のRAM20Aの一例を示す概略の構成図である。


【符号の説明】


20	1 0	LCD
	1 1	X電極
	1 2	Y電極
	20, 20A	RAM
	21 _{i,j}	メモリセル
	30, 30A, 30B	シフト部
	4 0	ラッチ部
	5 0	Xドライバ
	60, 100, 110	セレクタ
	70, 70A, 70B	表示制御部
30	8 0	デコーダ
	9 0	Yドライバ
	120, 120A	CPU


【図3】



【図4】







【図10】

